Table 5: Pin Descriptions (Continued)
Symbol Type Description
TDQS_t
TDQS_c
(x8 DRAM-based
RDIMM only)
Output Termination data strobe: When enabled via the mode register, the DRAM device enables the
same R
TT
termination resistance on TDQS_t and TDQS_c that is applied to DQS_t and DQS_c.
When the TDQS function is disabled via the mode register, the DM/TDQS_t pin provides the da-
ta mask (DM) function, and the TDQS_c pin is not used. The TDQS function must be disabled in
the mode register for both the x4 and x16 configurations. The DM function is supported only in
x8 and x16 configurations. DM, DBI, and TDQS are a shared pin and are enabled/disabled by
mode register settings. For more information about TDQS, see the DDR4 DRAM component da-
ta sheet (TDQS_t and TDQS_c are not valid for UDIMMs).
V
DD
Supply Module power supply: 1.2V (TYP).
V
PP
Supply DRAM activating power supply: 2.5V –0.125V / +0.250V.
V
REFCA
Supply Reference voltage for control, command, and address pins.
V
SS
Supply Ground.
V
TT
Supply Power supply for termination of address, command, and control V
DD
/2.
V
DDSPD
Supply Power supply used to power the I
2
C bus for SPD.
RFU Reserved for future use.
NC No connect: No internal electrical connection is present.
NF No function: May have internal connection present, but has no function.
8GB (x64, SR) 260-Pin DDR4 SODIMM
Pin Descriptions
CCMTD-1725822587-9885
atf8c1gx64hz.pdf – Rev. F 9/16 EN
7
Micron Technology, Inc. reserves the right to change products or specifications without notice.
© 2015 Micron Technology, Inc. All rights reserved.
DQ Map
Table 6: Component-to-Module DQ Map
Component
Reference
Number
Component
DQ Module DQ
Module Pin
Number
Component
Reference
Number
Component
DQ Module DQ
Module Pin
Number
U1 0 3 21 U2 0 19 63
1 0 8 1 17 49
2 2 20 2 18 62
3 1 7 3 16 50
4 6 16 4 22 58
5 4 4 5 21 45
6 7 17 6 23 59
7 5 3 7 20 46
U4 0 38 183 U5 0 55 225
1 36 170 1 52 211
2 39 182 2 54 224
3 37 169 3 53 212
4 35 186 4 50 228
5 32 174 5 49 215
6 34 187 6 51 229
7 33 173 7 48 216
U6 0 56 237 U7 0 40 195
1 58 249 1 42 207
2 57 236 2 41 194
3 59 250 3 43 208
4 61 233 4 44 191
5 62 245 5 47 204
6 60 232 6 45 190
7 63 246 7 46 203
U8 0 29 67 U9 0 12 24
1 30 79 1 15 37
2 28 66 2 13 25
3 31 80 3 14 38
4 24 70 4 9 29
5 26 83 5 10 41
6 25 71 6 8 28
7 27 84 7 11 42
8GB (x64, SR) 260-Pin DDR4 SODIMM
DQ Map
CCMTD-1725822587-9885
atf8c1gx64hz.pdf – Rev. F 9/16 EN
8
Micron Technology, Inc. reserves the right to change products or specifications without notice.
© 2015 Micron Technology, Inc. All rights reserved.
Functional Block Diagram
Figure 2: Functional Block Diagram
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
ZQ
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
U1
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
U4
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
U9
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
U7
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
U2
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
U5
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
U8
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
U6
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
ZQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
ZQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
ZQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
ZQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
ZQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
ZQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
ZQ
CS0_n
Rank 0
CK0_t
CK0_c
Vref CA
Vss
DDR4 SDRAM
DDR4 SDRAM
Vdd
Vddspd
SPD EEPROM
Vtt
DDR4 SDRAM
DDR4 SDRAM
Vpp
Clock, control, command, and address line terminations:
Vss
Vss
Vss
Vss
Vss
Vss
Vss
Vss
A0
SPD EEPROM
A1 A2
SA0
SDA
SCL
EVT
U3
Control, command, and
address termination
DDR4
SDRAM
VTT
CK0_t
CK0_c
DDR4
SDRAM
VDD
DM_n/ CS_n DQS_t DQS_c
DBI_n
DQS0_t
DQS0_c
DBI0_n/DM0_n
DM_n/ CS_n DQS_t DQS_c
DBI_n
DM_n/ CS_n DQS_t DQS_c
DBI_n
DM_n/ CS_n DQS_t DQS_c
DBI_n
DM_n/ CS_n DQS_t DQS_c
DBI_n
DM_n/ CS_n DQS_t DQS_c
DBI_n
DM_n/ CS_n DQS_t DQS_c
DBI_n
DM_n/ CS_n DQS_t DQS_c
DBI_n
DQS1_t
DQS1_c
DBI1_n/DM1_n
DQS2_t
DQS2_c
DBI2_n/DM2_n
DQS3_t
DQS3_c
DBI3_n/DM3_n
DQS4_t
DQS4_c
DBI4_n/DM4_n
DQS6_t
DQS6_c
DBI6_n/DM6_n
DQS7_t
DQS7_c
DBI7_n/DM7_n
BA[1:0]
BG[1:0]
ACT_n
A[13:0]
RAS_n/A16
CAS_n/A15
WE_n/A14
CKE0
ODT0
RESET
PAR_IN
ALERT_CONN
BA[1:0]: DDR4 SDRAM
BG[1:0]: DDR4 SDRAM
ACT_n: DDR4 SDRAM
A[13:0]: DDR4 SDRAM
RAS_n/A16: DDR4 SDRAM
CAS_n/A15: DDR4 SDRAM
WE_n/A14: DDR4 SDRAM
CKE0: Rank 0
ODT0: Rank 0
RESET_n: DDR4 SDRAM
PAR: DDR4 SDRAM
ALERT_DRAM: DDR4 SDRAM
CS0_n, BA[1:0], BG[1:0],
ACT_n, A[13:0], RAS_n/A16,
CAS_n/A15, WE_n/A14,
CKE0, ODT0
DQS5_t
DQS5_c
DBI5_n/DM5_n
Vss
Vss
SA1
CK1_t
CK1_c
Note:
1. The ZQ ball on each DDR4 component is connected to an external 240Ω ±1% resistor
that is tied to ground. It is used for the calibration of the component’s ODT and output
driver.
8GB (x64, SR) 260-Pin DDR4 SODIMM
Functional Block Diagram
CCMTD-1725822587-9885
atf8c1gx64hz.pdf – Rev. F 9/16 EN
9
Micron Technology, Inc. reserves the right to change products or specifications without notice.
© 2015 Micron Technology, Inc. All rights reserved.

MTA8ATF1G64HZ-2G3B1

Mfr. #:
Manufacturer:
Micron
Description:
IC SDRAM DDR4 8GB 1GX64 FBGA
Lifecycle:
New from this manufacturer.
Delivery:
DHL FedEx Ups TNT EMS
Payment:
T/T Paypal Visa MoneyGram Western Union