96SD1-512M400NN-AP

©Apacer Technology Inc.
5
Pin No. Pin name Pin No. Pin name Pin No. Pin name Pin No. Pin name
2 VREF 52 VSS 102 A8 152 DQ46
4 VSS 54 DQ23 104 VSS 154 DQ47
6 DQ4 56 DQ28 106 A6 156 VDD
8
DQ5
58
V
DD
108 A4 158 CK1
10
V
DD
60 DQ29 110 A2 160 CK1
12 DM0 62 DM3 112 A0 162 VSS
14 DQ6 64 VSS 114 VDD 164 DQ52
16
V
SS
66 DQ30 116 BA1 166
DQ53
18
DQ7
68 DQ31 118 RAS 168
V
DD
20 DQ12 70 VDD 120
CAS
170 DM6
22 VDD 72 CB4 122
CS1
172 DQ54
24 DQ13 74 CB5 124 NC 174 VSS
26 DM1 76 VSS 126 VSS 176 DQ55
28 VSS 78 DM8 128 DQ36 178 DQ60
30 DQ14 80 CB6 130 DQ37 180 VDD
32
DQ15
82
V
DD
132
VDD
182 DQ61
34 VDD 84 CB7 134 DM4 184 DM7
36
V
DD
86 NC 136 DQ38 186 V
SS
38 VSS 88 VSS 138 VSS 188 DQ62
40 VSS 90 VSS 140 DQ39 190 DQ63
42 DQ20 92 VDD 142 DQ44 192 VDD
44 DQ21 94 VDD 144 VDD 194 SA0
46
V
DD
96
CKE0
146 DQ45 196 SA1
48 DM2 98 NC 148 DM5 198 SA2
50 DQ22 100 A11 150 VSS 200 NC
Notes:
1. Pins 71, 72, 73, 74, 77, 78, 79, 80, 83, 84 are not used on x64 module, & used on x72 module.
©Apacer Technology Inc.
6
Pin Descriptions
Pin Name Description
Ax SDRAM address bus
BAx SDRAM bank select
RAS SDRAM row address strobe
CAS SDRAM column address strobe
WE SDRAM write enable
CSx DIMM Rank Select Lines
CKEx SDRAM clock enable lines
DQx DIMM memory data bus
DQSx SDRAM data strobes(positive line of differential pair)
DMx SDRAM data masks high data strobes(x8-based X72 DIMMs)
CKx SDRAM clocks(positive line of differential pair)
CKx
SDRAM clocks(negative line of differential pair)
SCL I2C serial bus clock for EEPROM
SDA I2C serial bus data line for EEPROM
SAx I2C slave address select for EEPROM
VDD SDRAM core power supply
VDDQ SDRAM I/0 Driver power supply
VREF SDRAM I/O reference supply
VSS Power supply return(ground)
VDDSPD Serial EEPROM positive power supply
VDDID VDD identification flag
NC Spare pins(no connect)
©Apacer Technology Inc.
7
Functional Block Diagram
DM3
DM2
DQ0
DQ1
DQ2
DQ3
DM0
DQ4
DQ5
DQ6
DQ7
DQ8
DQ9
DQ10
DQ11
D0
DQ12
DQ13
DQ14
DQ15
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DQ40
DQ41
DQ42
DQ43
D4
DM4
DQ44
DQ45
DQ46
DQ47
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQ56
DQ57
DQ58
DQ59
DM
D6
DQ60
DQ61
DQ62
DQ63
DM1
DQ32
DQ33
DQ34
DQ35
I/O 0
I/O 1
I/O 2
I/O 3
DQ36
DQ37
DQ38
DQ39
I/O 4
I/O 5
I/O 6
I/O 7
DM5
DM6
DM7
SS
S
#Unless otherwise noted, resistor values are 22 Ω±5%
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DM
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
LDM
S
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
S0
BA0-BA1
A0-AN
RAS
CAS
WE
CKE0
V
DD
V
SS
SDRAMS D0-D7
SDRAMS D0-D7
SDRAMS D0-D7
SDRAMS D0-D7
SDRAMS D0-D7
SDRAMS D0-D7
SDRAMS D0-D7
SDRAMS D0-D7, SPD
A0
Serial Presence Detect (SPD)
A1
A2
SCL
SDA
Note: DQ wiring may differ from that described
in this drawing; however DQ/DM/DQS
relationships are maintained as shown.
CK0
CK1
4loads
4 loads
DQS0 DQS
DQS1
DQS2
LDQS
DQS3
DQS7
DQS
DQS6
DQS5
DQS4
DQS
CKE1
N.C.
V
DD
and V
DD
Q
V
REF
SDRAMS D0-D7
SA0
SA1
V
DD
SPD
SPD
CK1
CK0
CK2
0 loads
CK2
SA2
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DM
DQS
D1
S
D2
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DM
DQS
D3
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DM
DQS
D7
S
S
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
DM
DQS
S
D5
V
DD
ID
V
DD
ID strap connections:
(for memory device V
DD
,V
DD
Q)
Strap out (open): V
DD
=V
DD
Q
Strap in (closed): V
DD
V
DD
Q
WP

96SD1-512M400NN-AP

Mfr. #:
Manufacturer:
Advantech
Description:
Memory Modules 512MB SO-DDR1 400 64X8 PROMOS
Lifecycle:
New from this manufacturer.
Delivery:
DHL FedEx Ups TNT EMS
Payment:
T/T Paypal Visa MoneyGram Western Union

Products related to this Datasheet