MT18JSF51272PDZ-1G6M1 Datasheet MT18JSF51272PDZ-1G1D1, MT18JSF51272PDZ-1G4D1, MT18JSF51272PDZ-1G6M1 | P7-P9

Table 7: Component-to-Module DQ Map (Continued)

Component

Reference

Number

Component

DQ Module DQ

Module Pin

Number

Component

Reference

Number

Component

DQ Module DQ

Module Pin

Number

U11 0 58 114 U12 0 61 228

1 61 228 1 58 114

2 63 234 2 56 108

3 56 108 3 63 234

4 62 233 4 57 109

5 60 227 5 59 115

6 59 115 6 60 227

7 57 109 7 62 233

U13 0 53 219 U14 0 45 210

1 50 105 1 42 96

2 48 99 2 40 90

3 55 225 3 47 216

4 49 100 4 41 91

5 51 106 5 43 97

6 52 218 6 44 209

7 54 224 7 46 215

U15 0 37 201 U17 0 CB5 159

1 34 87 1 CB2 45

2 32 81 2 CB0 39

3 39 207 3 CB7 165

4 33 82 4 CB1 40

5 35 88 5 CB3 46

6 36 200 6 CB4 158

7 38 206 7 CB6 164

U18 0 29 150 U19 0 21 141

1 26 36 1 18 27

2 24 30 2 16 21

3 31 156 3 23 147

4 25 31 4 17 22

5 27 37 5 19 28

6 28 149 6 20 140

7 30 155 7 22 146

2GB, 4GB (x72, ECC, DR) 240-Pin DDR3 SDRAM RDIMM

DQ Map

PDF: 09005aef83d9afa1

js-z-f18c256_512x72pdz.pdf – Rev. D 9/10 EN

7

Micron Technology, Inc. reserves the right to change products or specifications without notice.

Table 7: Component-to-Module DQ Map (Continued)

Component

Reference

Number

Component

DQ Module DQ

Module Pin

Number

Component

Reference

Number

Component

DQ Module DQ

Module Pin

Number

U20 0 13 132 U21 0 5 123

1 10 18 1 2 9

2 8 12 2 0 3

3 15 138 3 7 129

4 9 13 4 1 4

5 11 19 5 3 10

6 12 131 6 4 122

7 14 137 7 6 128

2GB, 4GB (x72, ECC, DR) 240-Pin DDR3 SDRAM RDIMM

DQ Map

PDF: 09005aef83d9afa1

js-z-f18c256_512x72pdz.pdf – Rev. D 9/10 EN

8

Micron Technology, Inc. reserves the right to change products or specifications without notice.

Functional Block Diagram

Figure 2: Functional Block Diagram

DQ

ZQ

DQ0

DQ1

DQ2

DQ3

DQ4

DQ5

DQ6

DQ7

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

U1

DQ

U21

DQ32

DQ33

DQ34

DQ35

DQ36

DQ37

DQ38

DQ39

U8

DQ

U15

DQS0

DQS0#

DM0/TDQS9

NC/TDQS9#

DQS4

DQS4#

DM4/TDQS13

NC/TDQS13#

DQ8

DQ9

DQ10

DQ11

DQ12

DQ13

DQ14

DQ15

U2

DQ

U20

DQ40

DQ41

DQ42

DQ43

DQ44

DQ45

DQ46

DQ47

U9

DQ

U14

DQS1

DQS1#

DM1/TDQS10

NC/TDQS10#

DQS5

DQS5#

DM5/TDQS14

NC/TDQS14#

DQ16

DQ17

DQ18

DQ19

DQ20

DQ21

DQ22

DQ23

U3

DQ

U19

DQ48

DQ49

DQ50

DQ51

DQ52

DQ53

DQ54

DQ55

U10

DQ

U13

DQS2

DQS2#

DM2/TDQS11

NC/TDQS11#

DQS6

DQS6#

DM6/TDQS15

NC/TDQS15#

DQ24

DQ25

DQ26

DQ27

DQ28

DQ29

DQ30

DQ31

U4

DQ

U18

DQ56

DQ57

DQ58

DQ59

DQ60

DQ61

DQ62

DQ63

U11

DQ

U12

DQS3

DQS3#

DM3/TDQS12

NC/TDQS12#

DQS7

DQS7#

DM7/TDQS16

NC/TDQS16#

CB0

CB1

CB2

CB3

CB4

CB5

CB6

CB7

U5

DQ

U17

DQS8

DQS8#

DM8/TDQS17

NC/TDQS17#

DQ

ZQ

DQ

ZQ

DQ

ZQ

DQ

ZQ

DQ

ZQ

DQ

ZQ

DQ

ZQ

DQ

ZQ

RS1#

RS0#

R

E

G

I

S

T

E

R

a

n

d

P

L

S0#

S1#

BA[2:0]

A[15:0]

RAS#

CAS#

WE#

CKE0

CKE1

ODT0

ODT1

PAR_IN

RESET#

CK0

CK0#

RS0#: Rank0

RS1#: Rank1

RBA0-RBA2: DDR3 SDRAM

RA[13:0]: DDR3 SDRAM

RRAS#: DDR3 SDRAM

RCAS#: DDR3 SDRAM

RWE#: DDR3 SDRAM

RCKE0: Rank0

RCKE1: Rank1

RODT0: Rank0

RODT1: Rank1

ERR_OUT#

U7

V

REFCA

V

SS

DDR3 SDRAM

V

DD

DDR3 SDRAM

V

DDSPD

SPD EEPROM/Temp Sensor

V

TT

DDR3 SDRAM

V

REFDQ

CK

CK#

DDR3 SDRAM

DDR3 SDRAMs

U6

ZQ

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

Rank0: U1–U5, U8–U11

Rank1: U12–U15, U17–21

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

A0

SPD EEPROM/

Temperature

sensor

A1 A2

SA0 SA1

SDA

SCL

EVT

EVENT#

V

SS

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

RS#[1:0], RCKE[1:0], RA[13:0],

RRAS#,RCAS#, RWE#,

RODT[1:0], RBA[2:0]

CK

CK#

Clock, command, control, and address line terminations:

DDR3

SDRAM

V

TT

DDR3

SDRAM

V

DD

DQ

ZQ

DQ0

DQ1

DQ2

DQ3

DQ4

DQ5

DQ6

DQ7

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

U1

DQ

U21

DQ32

DQ33

DQ34

DQ35

DQ36

DQ37

DQ38

DQ39

U8

DQ

U15

DQS0

DQS0#

DM0/TDQS9

NC/TDQS9#

DQS4

DQS4#

DM4/TDQS13

NC/TDQS13#

DQ8

DQ9

DQ10

DQ11

DQ12

DQ13

DQ14

DQ15

U2

DQ

U20

DQ40

DQ41

DQ42

DQ43

DQ44

DQ45

DQ46

DQ47

U9

DQ

U14

DQS1

DQS1#

DM1/TDQS10

NC/TDQS10#

DQS5

DQS5#

DM5/TDQS14

NC/TDQS14#

DQ16

DQ17

DQ18

DQ19

DQ20

DQ21

DQ22

DQ23

U3

DQ

U19

DQ48

DQ49

DQ50

DQ51

DQ52

DQ53

DQ54

DQ55

U10

DQ

U13

DQS2

DQS2#

DM2/TDQS11

NC/TDQS11#

DQS6

DQS6#

DM6/TDQS15

NC/TDQS15#

DQ24

DQ25

DQ26

DQ27

DQ28

DQ29

DQ30

DQ31

U4

DQ

U18

DQ56

DQ57

DQ58

DQ59

DQ60

DQ61

DQ62

DQ63

U11

DQ

U12

DQS3

DQS3#

DM3/TDQS12

NC/TDQS12#

DQS7

DQS7#

DM7/TDQS16

NC/TDQS16#

CB0

CB1

CB2

CB3

CB4

CB5

CB6

CB7

U5

DQ

U17

DQS8

DQS8#

DM8/TDQS17

NC/TDQS17#

DQ

ZQ

DQ

ZQ

DQ

ZQ

DQ

ZQ

DQ

ZQ

DQ

ZQ

DQ

ZQ

DQ

ZQ

RS1#

RS0#

R

e

g

i

s

t

e

r

a

n

d

P

L

S0#

S1#

BA[2:0]

A[15:0]

RAS#

CAS#

WE#

CKE0

CKE1

ODT0

ODT1

PAR_IN

RESET#

CK0

CK0#

RS0#: Rank0

RS1#: Rank1

RBA0-RBA2: DDR3 SDRAM

RA[13:0]: DDR3 SDRAM

RRAS#: DDR3 SDRAM

RCAS#: DDR3 SDRAM

RWE#: DDR3 SDRAM

RCKE0: Rank0

RCKE1: Rank1

RODT0: Rank0

RODT1: Rank1

ERR_OUT#

U7

V

REFCA

V

SS

DDR3 SDRAM

V

DD

DDR3 SDRAM

V

DDSPD

SPD EEPROM/Temp Sensor

V

TT

DDR3 SDRAM

V

REFDQ

CK

CK#

DDR3 SDRAM

DDR3 SDRAMs

U6

ZQ

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

Rank0: U1–U5, U8–U11

Rank1: U12–U15, U17–21

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

A0

SPD EEPROM/

Temperature

sensor

A1 A2

SA0 SA1

SDA

SCL

EVT

EVENT#

V

SS

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

DM/ NU/ CS# DQS DQS#

TDQS TDQS#

RS#[1:0], RCKE[1:0], RA[13:0],

RRAS#,RCAS#, RWE#,

RODT[1:0], RBA[2:0]

CK

CK#

Clock, command, control, and address line terminations:

DDR3

SDRAM

V

TT

DDR3

SDRAM

V

DD

Note:

1.

The ZQ ball on each DDR3 component is connected to an external 240Ω ±1 percent resis-

tor that is tied to ground. It is used for the calibration of the component’s ODT and

output driver.

2GB, 4GB (x72, ECC, DR) 240-Pin DDR3 SDRAM RDIMM

Functional Block Diagram

PDF: 09005aef83d9afa1

js-z-f18c256_512x72pdz.pdf – Rev. D 9/10 EN

9

Micron Technology, Inc. reserves the right to change products or specifications without notice.

MT18JSF51272PDZ-1G6M1

MT18JSF51272PDZ-1G6M1

Products related to this Datasheet