Functional Block Diagram
Figure 2: Functional Block Diagram
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U1t
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U1b
ZQ
ZQ
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U20t
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U20b
ZQ
ZQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U7t
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U7b
ZQ
ZQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U14t
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U14b
ZQ
ZQ
RS0#
RS1#
RS2#
RS3#
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U2t
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U2b
ZQ
ZQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U19t
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U19b
ZQ
ZQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U8t
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U8b
ZQ
ZQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U13t
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U13b
ZQ
ZQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U3t
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U3b
ZQ
ZQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U18t
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U18b
ZQ
ZQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U9t
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U9b
ZQ
ZQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U12t
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U12b
ZQ
ZQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U4t
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U4b
ZQ
ZQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U17t
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U17b
ZQ
ZQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U10t
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U10b
ZQ
ZQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U11t
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U11b
ZQ
ZQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U5t
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U5b
ZQ
ZQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U16t
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/ NF/ CS# DQS DQS#
TDQS TDQS#
U16b
ZQ
ZQ
R
e
g
i
s
t
e
r
a
n
d
P
L
L
S0#
S1#
S2#
S3#
BA[2:0]
A[15:0]
RAS#
CAS#
WE#
CKE0
CKE1
ODT
ODT1
Par_In
RESET#
CK0
CK0#
RS0#: Rank 0
RS1#: Rank 1
RS2#: Rank 2
RS3#: Rank 3
RBA[2:0]: DDR3 SDRAM
RA[15:0]: DDR3 SDRAM
RRAS#: DDR3 SDRAM
RCAS#: DDR3 SDRAM
RWE#: DDR3 SDRAM
RCKE0: Rank 0, Rank 2
RCKE1: Rank 1, Rank 3
RODT0: Rank 0, Rank 1 ODT tied to V
DD
RODT1: Rank 2, Rank 3 ODT tied to V
DD
Err_Out#
U6
V
REFCA
V
SS
DDR3 SDRAM
DDR3 SDRAM
V
DD
DDR3 SDRAM
V
DDSPD
Temp sensor/SPD EEPROM
V
TT
DDR3 SDRAM
DDR3 SDRAM
V
REFDQ
CK
CK#
DDR3 SDRAM
DDR3 SDRAM
Rank 0: U1t–U5t, U7t–U10t
Rank 1: U1b–U5b, U7b–U10b
Rank 2: U11t–U14t, U16t–U20t
Rank 3: U11b–U14b, U16b–U20b
RS#[3:0], RCKE[1:0], RA[14/13:0],
RRAS#, RCAS#, RWE#,
RODT[1:0], RBA[2:0]
CK
CK#
Command, control, address, and clock line terminations:
DDR3
SDRAM
DDR3
SDRAM
V
TT
V
DD
U15
A0
SPD EEPROM/
Temperature
sensor
A1 A2
SA0 SA1
SDA
SCL
EVT
EVENT#
V
SS
DQS0
DQS0#
DM0/DQS9
NF/DQS9#
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQS1
DQS1#
DM1/DQS10
NF/DQS10#
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQS2
DQS2#
DM2/DQS11
NF/DQS11#
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQS3
DQS3#
DM3/DQS12
NF/DQS12#
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DQS8
DQS8#
DM8/DQS17
NF/DQS17#
CB0
CB1
CB2
CB3
CB4
CB5
CB6
CB7
DQS4
DQS4#
DM4/DQS13
NF/DQS13#
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQS5
DQS5#
DM5/DQS14
NF/DQS14#
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQS6
DQS6#
DM6/DQS15
NF/DQS15#
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQS7
DQS7#
DM7/DQS16
NF/DQS16#
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
Note:
1. The ZQ ball on each DDR3 component is connected to an external 240Ω ±1% resistor
that is tied to ground. It is used for the calibration of the component’s ODT and output
driver.
16GB (x72, ECC, QR) 240-Pin 1.35V DDR3L VLP RDIMM
Functional Block Diagram
PDF: 09005aef8480359d
kdzs36c2gx72pdz.pdf - Rev. D 4/13 EN
9
Micron Technology, Inc. reserves the right to change products or specifications without notice.
© 2011 Micron Technology, Inc. All rights reserved.