Functional Block Diagram
Figure 2: Functional Block Diagram
DM CS# DQS DQS#
DQ
DQ
DQ
DQ
ZQ
DQ0
DQ1
DQ2
DQ3
V
SS
DQ
DQ
DQ
DQ
U1
U29
DM CS# DQS DQS#
DM CS# DQS DQS#
DQ
DQ
DQ
DQ
ZQ
DQ4
DQ5
DQ6
DQ7
V
SS
DQ
DQ
DQ
DQ
U12
U38
DM CS# DQS DQS#
DQS0
DQS0#
DM CS# DQS DQS#
DQ
DQ
DQ
DQ
ZQ
DQ8
DQ9
DQ10
DQ11
V
SS
DQ
DQ
DQ
DQ
U2
U28
DM CS# DQS DQS#
DM CS# DQS DQS#
DQ
DQ
DQ
DQ
ZQ
DQ12
DQ13
DQ14
DQ15
V
SS
DQ
DQ
DQ
DQ
U13
U37
DM CS# DQS DQS#
DM CS# DQS DQS#
DQ
DQ
DQ
DQ
ZQ
DQ16
DQ17
DQ18
DQ19
V
SS
DQ
DQ
DQ
DQ
U3
U27
DM CS# DQS DQS#
DM CS# DQS DQS#
DQ
DQ
DQ
DQ
ZQ
DQ20
DQ21
DQ22
DQ23
V
SS
DQ
DQ
DQ
DQ
U14
U36
DM CS# DQS DQS#
DM CS# DQS DQS#
DQ
DQ
DQ
DQ
ZQ
DQ24
DQ25
DQ26
DQ27
V
SS
DQ
DQ
DQ
DQ
U4
U26
DM CS# DQS DQS#
DM CS# DQS DQS#
DQ
DQ
DQ
DQ
ZQ
DQ28
DQ29
DQ30
DQ31
V
SS
DQ
DQ
DQ
DQ
U15
U35
DM CS# DQS DQS#
DM CS# DQS DQS#
DQ
DQ
DQ
DQ
ZQ
CB0
CB1
CB2
CB3
V
SS
DQ
DQ
DQ
DQ
U5
U25
DM CS# DQS DQS#
DM CS# DQS DQS#
DQ
DQ
DQ
DQ
ZQ
CB4
CB5
CB6
CB7
V
SS
DQ
DQ
DQ
DQ
U16
U34
DM CS# DQS DQS#
DM CS# DQS DQS#
DQ
DQ
DQ
DQ
ZQ
DQ32
DQ33
DQ34
DQ35
V
SS
DQ
DQ
DQ
DQ
U8
U24
DM CS# DQS DQS#
DM CS# DQS DQS#
DQ
DQ
DQ
DQ
ZQ
DQ36
DQ37
DQ38
DQ39
V
SS
DQ
DQ
DQ
DQ
U17
U33
DM CS# DQS DQS#
DQS4
DQS4#
DM CS# DQS DQS#
DQ
DQ
DQ
DQ
ZQ
DQ40
DQ41
DQ42
DQ43
V
SS
DQ
DQ
DQ
DQ
U9
U23
DM CS# DQS DQS#
DM CS# DQS DQS#
DQ
DQ
DQ
DQ
ZQ
DQ44
DQ45
DQ46
DQ47
V
SS
DQ
DQ
DQ
DQ
U18
U32
DM CS# DQS DQS#
DM CS# DQS DQS#
DQ
DQ
DQ
DQ
ZQ
DQ48
DQ49
DQ50
DQ51
V
SS
DQ
DQ
DQ
DQ
U10
U22
DM CS# DQS DQS#
DM CS# DQS DQS#
DQ
DQ
DQ
DQ
ZQ
DQ52
DQ53
DQ54
DQ55
V
SS
DQ
DQ
DQ
DQ
U19
U31
DM CS# DQS DQS#
DM CS# DQS DQS#
DQ
DQ
DQ
DQ
ZQ
DQ56
DQ57
DQ58
DQ59
V
SS
DQ
DQ
DQ
DQ
U11
U21
DM CS# DQS DQS#
DM CS# DQS DQS#
DQ
DQ
DQ
DQ
ZQ
DQ60
DQ61
DQ62
DQ63
V
SS
DQ
DQ
DQ
DQ
U20
U30
DM CS# DQS DQS#
RS0#
RS1#
ZQ
ZQ
ZQ
ZQ
ZQ
ZQ
ZQ
ZQ
V
SS
ZQ
ZQ
ZQ
ZQ
ZQ
ZQ
ZQ
ZQ
ZQ
ZQ
R
e
g
i
s
t
e
r
a
n
d
P
L
L
S0#
S1#
BA[2:0]
A[15:0]
RAS#
CAS#
WE#
CKE0
CKE1
ODT0
ODT1
Par_In
RESET#
CK0
CK0#
RS0#: Rank 0
RS1#: Rank 1
RBA[2:0]: DDR3 SDRAM
RA[14/13:0]: DDR3 SDRAM
RRAS#: DDR3 SDRAM
RCAS#: DDR3 SDRAM
RWE#: DDR3 SDRAM
RCKE0: Rank 0
RCKE1: Rank 1
RODT0: Rank 0
RODT1: Rank 1
Err_Out#
U7
V
REFCA
V
SS
DDR3 SDRAM
DDR3 SDRAM
V
DD
DDR3 SDRAM
V
DDSPD
Temperature sensor/
SPD EEPROM
V
TT
DDR3 SDRAM
DDR3 SDRAM
V
REFDQ
CK
CK#
DDR3 SDRAM
DDR3 SDRAM
Clock, control, command, and address line terminations:
Rank 0: U1–U5, U8–U20
Rank 1: U21–U38
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
RS#[1:0], RBA[2:0], RA[14/13:0],
RRAS#, RCAS, RWE#,
RCKE[1:0], RODT[1:0]
DDR3
SDRAM
V
TT
CK
CK#
DDR3
SDRAM
V
DD
U6
A0
Temperature sensor/
SPD EEPROM
A1 A2
SA0 SA1
SDA
SCL
EVT
EVENT#
SA2
DQS1
DQS1#
DQS2
DQS2#
DQS3
DQS3#
DQS8
DQS8#
DQS5
DQS5#
DQS6
DQS6#
DQS7
DQS7#
DQS9
DQS9#
DQS10
DQS10#
DQS11
DQS11#
DQS12
DQS12#
DQS17
DQS17#
DQS13
DQS13#
DQS14
DQS14#
DQS15
DQS15#
DQS16
DQS16#
Note:
1.
The ZQ ball on each DDR3 component is connected to an external 240Ω ±1% resistor
that is tied to ground. It is used for the calibration of the component’s ODT and output
driver.
4GB, 8GB (x72, ECC, DR) 240-Pin DDR3 SDRAM RDIMM
Functional Block Diagram
PDF: 09005aef83992c00
jszf36c512_1gx72pz.pdf - Rev. D 2/11 EN
9
Micron Technology, Inc. reserves the right to change products or specifications without notice.
© 2009 Micron Technology, Inc. All rights reserved.