Table 5: Pin Descriptions (Continued)
Symbol Type Description
TDQS_t
TDQS_c
(x8 DRAM-based
RDIMM only)
Output Termination data strobe: When enabled via the mode register, the DRAM device enables the
same R
TT
termination resistance on TDQS_t and TDQS_c that is applied to DQS_t and DQS_c.
When the TDQS function is disabled via the mode register, the DM/TDQS_t pin provides the da-
ta mask (DM) function, and the TDQS_c pin is not used. The TDQS function must be disabled in
the mode register for both the x4 and x16 configurations. The DM function is supported only in
x8 and x16 configurations. DM, DBI, and TDQS are a shared pin and are enabled/disabled by
mode register settings. For more information about TDQS, see the DDR4 DRAM component da-
ta sheet (TDQS_t and TDQS_c are not valid for UDIMMs).
V
DD
Supply Module power supply: 1.2V (TYP).
V
PP
Supply DRAM activating power supply: 2.5V –0.125V / +0.250V.
V
REFCA
Supply Reference voltage for control, command, and address pins.
V
SS
Supply Ground.
V
TT
Supply Power supply for termination of address, command, and control V
DD
/2.
V
DDSPD
Supply Power supply used to power the I
2
C bus for SPD.
RFU Reserved for future use.
NC No connect: No internal electrical connection is present.
NF No function: May have internal connection present, but has no function.
4GB (x64, SR) 260-Pin DDR4 SODIMM
Pin Descriptions
X26P4QTWDSPK-13-10265
atf4c512x64hz.pdf – Rev. C 8/16 EN
7
Micron Technology, Inc. reserves the right to change products or specifications without notice.
© 2016 Micron Technology, Inc. All rights reserved.
DQ Map
Table 6: Component-to-Module DQ Map
Component
Reference
Number
Component
DQ Module DQ
Module Pin
Number
Component
Reference
Number
Component
DQ Module DQ
Module Pin
Number
U1 00 3 21 U2 00 19 63
01 1 7 01 17 49
02 2 20 02 18 62
03 0 8 03 16 50
04 7 17 04 23 59
05 5 3 05 21 45
06 6 16 06 22 58
07 4 4 07 20 46
08 10 41 08 26 83
09 8 28 09 24 70
10 11 42 10 27 84
11 9 29 11 25 71
12 14 38 12 30 79
13 13 25 13 29 67
14 15 37 14 31 80
15 12 24 15 28 66
U4 00 35 186 U5 00 51 229
01 33 173 01 49 215
02 34 187 02 50 228
03 32 174 03 48 216
04 39 182 04 55 225
05 37 169 05 53 212
06 38 183 06 54 224
07 36 170 07 52 211
08 42 207 08 58 249
09 40 195 09 56 237
10 43 208 10 59 250
11 41 194 11 57 236
12 46 203 12 62 245
13 45 190 13 61 233
14 47 204 14 63 246
15 44 191 15 60 232
4GB (x64, SR) 260-Pin DDR4 SODIMM
DQ Map
X26P4QTWDSPK-13-10265
atf4c512x64hz.pdf – Rev. C 8/16 EN
8
Micron Technology, Inc. reserves the right to change products or specifications without notice.
© 2016 Micron Technology, Inc. All rights reserved.
Functional Block Diagram
Figure 2: Functional Block Diagram
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
CS_n
CS_n
U1
U2
U4
U5
V
SS
V
SS
V
SS
V
SS
CS0_n
DQS0_t
DQS0_c
DM0_n/DBI0_n
DQS_t
DQS_c
DM_n/DBI_n
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQS_t
DQS_c
DM_n/DBI_n
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
ZQ
DQS_t
DQS_c
DM_n/DBI_n
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQS_t
DQS_c
DM_n/DBI_n
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
ZQ
DQS_t
DQS_c
DM_n/DBI_n
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQS_t
DQS_c
DM_n/DBI_n
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
ZQ
DQS_t
DQS_c
DM_n/DBI_n
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQS_t
DQS_c
DM_n/DBI_n
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
ZQ
CS_n
CS_n
DQS1_t
DQS1_c
DM1_n/DBI1_n
DQS2_t
DQS2_c
DM2_n/DBI2_n
DQS3_t
DQS3_c
DM3_n/DBI3_n
DQS4_t
DQS4_c
DM4_n/DBI4_n
DQS6_t
DQS6_c
DM6_n/DBI6_n
DQS7_t
DQS7_c
DM7_n/DBI7_n
DQS5_t
DQS5_c
DM5_n/DBI5_n
Rank 0
CK0_t
CK0_c
Vref CA
Vss
DDR4 SDRAM
DDR4 SDRAM
Vdd
Vddspd
SPD EEPROM
Vtt
DDR4 SDRAM
DDR4 SDRAM
Vpp
Clock, control, command, and address line terminations:
A0
SPD EEPROM
A1 A2
SA0
SDA
SCL
EVT
U3
Control, command, and
address termination
DDR4
SDRAM
VTT
CK0_t
CK0_c
DDR4
SDRAM
VDD
BA[1:0]
BG[1:0]
ACT_n
A[13:0]
RAS_n/A16
CAS_n/A15
WE_n/A14
CKE0
ODT0
RESET
PAR_IN
ALERT_CONN
BA[1:0]: DDR4 SDRAM
BG[1:0]: DDR4 SDRAM
ACT_n: DDR4 SDRAM
A[13:0]: DDR4 SDRAM
RAS_n/A16: DDR4 SDRAM
CAS_n/A15: DDR4 SDRAM
WE_n/A14: DDR4 SDRAM
CKE0: Rank 0
ODT0: Rank 0
RESET_n: DDR4 SDRAM
PAR: DDR4 SDRAM
ALERT_DRAM: DDR4 SDRAM
CS0_n, BA[1:0], BG[1:0],
ACT_n, A[13:0], RAS_n/A16,
CAS_n/A15, WE_n/A14,
CKE0, ODT0
Vss
Vss
SA1
CK1_t
CK1_c
Note:
1. The ZQ ball on each DDR4 component is connected to an external 240Ω ±1% resistor
that is tied to ground. It is used for the calibration of the component’s ODT and output
driver.
4GB (x64, SR) 260-Pin DDR4 SODIMM
Functional Block Diagram
X26P4QTWDSPK-13-10265
atf4c512x64hz.pdf – Rev. C 8/16 EN
9
Micron Technology, Inc. reserves the right to change products or specifications without notice.
© 2016 Micron Technology, Inc. All rights reserved.

MTA4ATF51264HZ-3G2E1

Mfr. #:
Manufacturer:
Micron
Description:
Memory Modules DDR4 4GB SODIMM
Lifecycle:
New from this manufacturer.
Delivery:
DHL FedEx Ups TNT EMS
Payment:
T/T Paypal Visa MoneyGram Western Union