MT18JDF51272PDZ-1G9K2 Datasheet MT18JDF25672PDZ-1G4G1, MT18JDF51272PDZ-1G4D1, MT18JDF51272PDZ-1G6K1 | P7-P9

Table 7: Component-to-Module DQ Map (Continued)

Component

Reference

Number

Component

DQ Module DQ

Module Pin

Number

Component

Reference

Number

Component

DQ Module DQ

Module Pin

Number

U10 0 58 114 U11 0 57 109

1 57 109 1 58 114

2 59 115 2 56 108

3 56 108 3 59 115

4 62 233 4 61 228

5 60 227 5 63 234

6 63 234 6 60 227

7 61 228 7 62 233

U12 0 49 100 U13 0 41 91

1 50 105 1 42 96

2 48 99 2 40 90

3 51 106 3 43 97

4 53 219 4 45 210

5 55 225 5 47 216

6 52 218 6 44 209

7 54 224 7 46 215

U14 0 33 82 U16 0 CB1 40

1 34 87 1 CB2 45

2 32 81 2 CB0 39

3 35 88 3 CB3 46

4 37 201 4 CB5 159

5 39 207 5 CB7 165

6 36 200 6 CB4 158

7 38 206 7 CB6 164

U17 0 25 31 U18 0 17 22

1 26 36 1 18 27

2 24 30 2 16 21

3 27 37 3 19 28

4 29 150 4 21 141

5 31 156 5 23 147

6 28 149 6 20 140

7 30 155 7 22 146

2GB, 4GB (x72, ECC, DR) 240-Pin DDR3 SDRAM VLP RDIMM

DQ Map

PDF: 09005aef837c3c22

jdf18c256_512x72pdz.pdf – Rev. D 12/11 EN

7

Micron Technology, Inc. reserves the right to change products or specifications without notice.

DRAFT: 12/19/2011

Table 7: Component-to-Module DQ Map (Continued)

Component

Reference

Number

Component

DQ Module DQ

Module Pin

Number

Component

Reference

Number

Component

DQ Module DQ

Module Pin

Number

U19 0 9 13 U20 0 1 4

1 10 18 1 2 9

2 8 12 2 0 3

3 11 19 3 3 10

4 13 132 4 5 123

5 15 138 5 7 129

6 12 131 6 4 122

7 14 137 7 6 128

2GB, 4GB (x72, ECC, DR) 240-Pin DDR3 SDRAM VLP RDIMM

DQ Map

PDF: 09005aef837c3c22

jdf18c256_512x72pdz.pdf – Rev. D 12/11 EN

8

Micron Technology, Inc. reserves the right to change products or specifications without notice.

DRAFT: 12/19/2011

Functional Block Diagram

Figure 2: Functional Block Diagram

DQ

ZQ

DQ0

DQ1

DQ2

DQ3

DQ4

DQ5

DQ6

DQ7

DM/ NF/ CS# DQS DQS#

TDQS TDQS#

U1

DQ

DM/ NF/ CS# DQS DQS#

TDQS TDQS#

U20

DQ32

DQ33

DQ34

DQ35

DQ36

DQ37

DQ38

DQ39

DM/ NF/ CS# DQS DQS#

TDQS TDQS#

U7

DQ

DM/ NF/ CS# DQS DQS#

TDQS TDQS#

U14

DQS0

DQS0#

DM0/DQS9

NF/TDQS9#

DQS4

DQS4#

DM4/DQS13

NF/TDQS13#

DQ8

DQ9

DQ10

DQ11

DQ12

DQ13

DQ14

DQ15

DM/ NF/ CS# DQS DQS#

TDQS TDQS#

U2

DQ

DM/ NF/ CS# DQS DQS#

TDQS TDQS#

U19

DQ40

DQ41

DQ42

DQ43

DQ44

DQ45

DQ46

DQ47

DM/ NF CS# DQS DQS#

TDQS TDQS#

U8

DQ

DM/ NF/ CS# DQS DQS#

TDQS TDQS#

U13

DQS1

DQS1#

DM1/DQS10

NF/TDQS10#

DQS5

DQS5#

DM5/DQS14

NF/TDQS14#

DQ16

DQ17

DQ18

DQ19

DQ20

DQ21

DQ22

DQ23

DM/ NF/ CS# DQS DQS#

TDQS TDQS#

U3

DQ

DM/ NF/ CS# DQS DQS#

TDQS TDQS#

U18

DQ48

DQ49

DQ50

DQ51

DQ52

DQ53

DQ54

DQ55

DM/ NF/ CS# DQS DQS#

TDQS TDQS#

U9

DQ

DM/ NF/ CS# DQS DQS#

TDQS TDQS#

U12

DQS2

DQS2#

DM2/DQS11

NF/TDQS11#

DQS6

DQS6#

DM6/DQS15

NF/TDQS15#

DQ24

DQ25

DQ26

DQ27

DQ28

DQ29

DQ30

DQ31

DM/ NF/ CS# DQS DQS#

TDQS TDQS#

U4

DQ

DM/ NF/ CS# DQS DQS#

TDQS TDQS#

U17

DQ56

DQ57

DQ58

DQ59

DQ60

DQ61

DQ62

DQ63

DM/ NF/ CS# DQS DQS#

TDQS TDQS#

U10

DQ

DM/ NF/ CS# DQS DQS#

TDQS TDQS#

U11

DQS3

DQS3#

DM3/DQS12

NF/TDQS12#

DQS7

DQS7#

DM7/DQS16

NF/TDQS16#

CB0

CB1

CB2

CB3

CB4

CB5

CB6

CB7

DM/ NF/ CS# DQS DQS#

TDQS TDQS#

U5

DQ

DM/ NF/ CS# DQS DQS#

TDQS TDQS#

U16

DQS8

DQS8#

DM8/DQS17

NF/TDQS17#

DQ

ZQ

DQ

ZQ

DQ

ZQ

DQ

ZQ

DQ

ZQ

DQ

ZQ

DQ

ZQ

DQ

ZQ

RS1#

RS0#

R

e

g

i

s

t

e

r

a

n

d

P

L

S0#

S1#

BA[2:0]

A[15:0]

RAS#

CAS#

WE#

CKE0

CKE1

ODT0

ODT1

Par_In

RESET#

CK0

CK0#

RS0#: Rank 0

RS1#: Rank 1

RBA[2:0]: DDR3 SDRAM

RA[14/13:0]: DDR3 SDRAM

RRAS#: DDR3 SDRAM

RCAS#: DDR3 SDRAM

RWE#: DDR3 SDRAM

RCKE0: Rank 0

RCKE1: Rank 1

RODT0: Rank 0

RODT1: Rank 1

Err_Out

U6

V

REFCA

V

SS

DDR3 SDRAM

V

DD

DDR3 SDRAM

V

DDSPD

Temperature sensor/SPD EEPROM

V

TT

DDR3 SDRAM

DDR3 SDRAMV

REFDQ

CK

CK#

DDR3 SDRAM

RS#[1:0], RCKE[1:0], RA[14/13:0],

RRAS#, RCAS#, RWE#,

RODT[1:0], RBA[2:0]

CK

CK#

ZQ

Rank 0: U1–U5, U7–U10

Rank 1: U11–U14, U16–U20

Clock, control, command, and address line terminations:

DDR3

SDRAM

V

TT

DDR3

SDRAM

V

DD

U15

A0

Temperature

sensor/

SPD EEPROM

A1 A2

SA0 SA1

SDASCL

EVT

EVENT#

V

SS

SA2

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

V

SS

Note:

1. The ZQ ball on each DDR3 component is connected to an external 240Ω ±1% resistor

that is tied to ground. It is used for the calibration of the component’s ODT and output

driver.

2GB, 4GB (x72, ECC, DR) 240-Pin DDR3 SDRAM VLP RDIMM

Functional Block Diagram

PDF: 09005aef837c3c22

jdf18c256_512x72pdz.pdf – Rev. D 12/11 EN

9

Micron Technology, Inc. reserves the right to change products or specifications without notice.

DRAFT: 12/19/2011

MT18JDF51272PDZ-1G9K2

MT18JDF51272PDZ-1G9K2

Products related to this Datasheet