Expand menu
Hello, Sign in
My Account
0
Cart
Home
Products
Sensors
Semiconductors
Passive Components
Connectors
Power
Electromechanical
Optoelectronics
Circuit Protection
Integrated Circuits - ICs
Main Products
Manufacturers
Blog
Services
About OMO
About Us
Contact Us
Check Stock
TC58NVG2S0HTA00
P1-P3
P4-P6
P7-P9
P10-P12
P13-P15
P16-P18
P19-P21
P22-P24
P25-P27
P28-P30
P31-P33
P34-P36
P37-P39
P40-P42
P43-P45
P46-P48
P49-P51
P52-P54
P55-P57
P58-P60
P61-P63
P64-P65
TC58NVG2S0HT
A00
2013-07-05C
10
Read Cycle T
iming Diagram
Read Cycle T
iming Diagram: When Interrupted by
CE
30h
PA
1
6
PA
8
to 15
PA
0
to 7
CA8
to 12
CA0
to 7
I/O
t
CS
t
CLS
t
CLH
t
CH
t
DH
t
DS
t
WC
t
ALS
t
ALH
WE
CLE
CE
ALE
RE
t
DH
t
DS
t
DH
t
DS
t
DH
t
DS
t
DH
t
DS
t
ALH
t
CLR
t
R
t
DH
t
DS
t
WB
t
CS
t
CLS
t
CLH
t
CH
t
ALS
t
RC
t
RR
t
REA
Col. Add.
N
t
DH
t
DS
00h
D
OUT
N
D
OUT
N
+
1
BY
/
RY
t
CHZ
t
RHZ
t
RHOH
Col. Add.
N
t
CSD
t
CEA
30h
P
A16
PA
8
to 15
PA
0
to 7
CA8
to 12
CA0
to 7
I/O
t
CS
t
CLS
t
CLH
t
CH
t
DH
t
DS
t
WC
t
ALS
t
ALH
WE
CLE
CE
ALE
RE
t
DH
t
DS
t
DH
t
DS
t
DH
t
DS
t
DH
t
DS
t
ALH
t
CLR
t
R
t
DH
t
DS
t
WB
t
CS
t
CLS
t
CLH
t
CH
t
ALS
t
RC
t
RR
t
REA
Col. Add.
N
Data out from
Col. Add.
N
t
DH
t
DS
00h
D
OUT
N
D
OUT
N
+
1
BY
/
RY
t
CEA
TC58NVG2S0HT
A00
2013-07-05C
11
Read Cycle with Data Cache
Timing
Diagram (1/2)
30h
PA
1
6
PA
8
to 15
PA
0
to 7
CA8
to 12
CA0
to 7
I/O
t
DH
t
DS
t
WC
t
ALS
t
ALH
WE
CLE
CE
ALE
RE
t
DH
t
DS
t
DH
t
DS
t
DH
t
DS
t
DH
t
DS
t
ALH
t
R
t
DH
t
DS
t
WB
t
ALS
t
RC
t
RR
t
REA
Column address
N
*
t
DH
t
DS
00h
D
OUT
0
D
OUT
1
BY
/
RY
tCEA
Page address M
D
OUT
31h
t
DH
t
DS
t
WB
t
DCBSYR1
31h
t
DH
t
DS
t
WB
D
OUT
0
t
RR
t
REA
t
DCBSYR1
t
CLR
t
CLR
tCEA
Page address
M
Col. Add.
0
Col. Add.
0
Page address
M
+
1
t
RW
t
CS
t
CLS
t
CLH
t
CH
1
Continues
to of
next
page
1
*
The column address will be reset to 0 by the 31h command input.
t
CS
t
CLS
t
CLH
t
CH
t
CS
t
CLS
t
CLH
t
CH
t
CS
t
CLS
t
CLH
t
CH
TC58NVG2S0HT
A00
2013-07-05C
12
Read Cycle with Data Cache
Timing
Diagram (2/2)
Make sure to terminate the operation with 3Fh command.
I/O
WE
CLE
CE
ALE
RE
BY
/
RY
D
OUT
t
CLR
t
WB
31h
t
DH
t
DS
t
WB
31h
t
DH
t
DS
t
RC
t
RR
t
REA
Page address M
+
1
Page address M
+
x
t
CLR
t
WB
t
RC
t
RR
t
REA
tCEA
3Fh
t
DH
t
DS
D
OUT
0
D
OUT
1
D
OUT
t
RC
t
RR
t
REA
tCEA
Page address
M
+
2
t
DCBSYR1
t
DCBSYR1
t
DCBSYR1
t
CLR
Col. Add.
0
Col. Add.
0
Col. Add.
0
tCEA
D
OUT
0
D
OUT
1
D
OUT
D
OUT
0
D
OUT
1
D
OUT
1
t
CS
t
CLS
t
CLH
t
CH
t
CS
t
CLS
t
CLH
t
CH
t
CS
t
CLS
t
CLH
t
CH
Continues
from
of
previous
page
1
P1-P3
P4-P6
P7-P9
P10-P12
P13-P15
P16-P18
P19-P21
P22-P24
P25-P27
P28-P30
P31-P33
P34-P36
P37-P39
P40-P42
P43-P45
P46-P48
P49-P51
P52-P54
P55-P57
P58-P60
P61-P63
P64-P65
TC58NVG2S0HTA00
Mfr. #:
Buy TC58NVG2S0HTA00
Manufacturer:
Toshiba Memory
Description:
NAND Flash 3.3V 4Gb 24nm SLC NAND (EEPROM)
Lifecycle:
New from this manufacturer.
Delivery:
DHL
FedEx
Ups
TNT
EMS
Payment:
T/T
Paypal
Visa
MoneyGram
Western
Union
Products related to this Datasheet
TC58NVG2S0HTA00