Integrated
Circuit
Systems, Inc.
ICSSSTUB32S868D
Advance Information
08/14/06
Recommended Application:
DDR2 Memory Modules
Provides complete DDR DIMM solution with
ICS97U877
Ideal for DDR2 400, 533 and 667
Product Features:
28-bit 1:2 registered buffer with parity check
functionality
Supports SSTL_18 JEDEC specification on data
inputs and outputs
Supports LVCMOS switching levels on CSGEN and
RESET# inputs
Low voltage operation
V
DD
= 1.7V to 1.9V
Available in 176 BGA package
Green packages available
28-Bit Configurable Registered Buffer for DDR2
Functionality Truth Table
Pin Configuration
176 Ball BGA
(Top View)
Inputs Outputs
RST# DCS0# DCS1# CSGEN CK CK#
Dn,
DODTn,
DCKEn
Qn QCS0# QCS1#
QODT,
QCKE
H
LL X
LL
LL
L
H
LL X
HH
LL
H
H L L X L or H L or H X
Q
0
Q
0
Q
0
Q
0
H
LH X
LL
LH
L
H
LH X
HH
LH
H
H L H X L or H L or H X
Q
0
Q
0
Q
0
Q
0
H
HL X
LL
HL
L
H
HL X
HH
HL
H
H H L X L or H L or H X
Q
0
Q
0
Q
0
Q
0
H
HH L
LLHHL
H
HH L
HHHHH
H H H L L or H L or H X
Q
0
Q
0
Q
0
Q
0
H
HH H
L
Q
0
HHL
H
HH H
H
Q
0
HHH
H H H H L or H L or H X
Q
0
Q
0
Q
0
Q
0
L
X or
floating floating floating floating floating floating
X or X or X or X or X or
LLLL
A
B
17823456
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
W
Y
AA
AB
ADVANCE INFORMATION documents contain information on products in the formative or design phase development. Characteristic data and other specifications are design goals.
ICS reserves the right to change or discontinue these products without notice. Third party brands and names are the property of their respective owners.
2
ICSSSTUB32S868D
Advance Information
08/14/06
Ball Assignments
Note: NC denotes a no-connect (ball present but not connected to the die).
1:2 Register A (C=0)
A
D2 D1 C GND V
REF
GND Q1A Q1B
B
D4 D3 V
DD
V
DD
V
DD
V
DD
Q2A Q2B
C
D6
(DCKE1)
D5 GND GND GND GND Q3A Q3B
D
D8
(DCKE0)
D7 V
DD
V
DD
V
DD
V
DD
Q4A Q4B
E
D9 Q6A
(QCKE1A)
GND GND GND GND Q5A Q5B
F
D10 Q8A
QCKE0A
V
DD
V
DD
V
DD
V
DD
Q7A Q6B
(QCKE1B)
G
D11 Q10A GND GND GND GND Q9AQ7B
H
D12 Q12A V
DD
V
DD
V
DD
V
DD
Q11A Q8B
(QCKE0B)
J
DCS1# QCS1A# GND GND GND GND Q10B Q9B
K
DCS0# QCS0A# V
DD
V
DD
V
DD
V
DD
Q12B Q11B
L
CK CSGEN PAR_IN GND GND GND Q14B
(QCS0B#) (QCS1B#)
Q13B
M
CK3 RESET# QERR# V
DD
V
DD
V
DD
Q15B
(QODT0B)
Q16B
(QODT1B)
N
D15
(DODT0)
Q15A
(QODT0A)
GND GND GND GND Q17B Q18B
P
D16
(DODT1)
Q16A
(Q0DT1A)
V
DD
V
DD
V
DD
V
DD
Q19B Q20B
R
D17 Q17A GND GND GND GND Q18A Q21B
T
D18 Q19AV
DD
V
DD
V
DD
V
DD
Q20A Q22B
U
D19 Q21A GND GND GND GND Q22A Q23B
V
D20 Q23A V
DD
V
DD
V
DD
V
DD
Q24A Q24B
W
D21 D22 GND GND GND GND Q25A Q25B
Y
D23 D24 V
DD
V
DD
V
DD
V
DD
Q26A Q26B
AA
D25 D26 GND GND GND GND Q27A Q27B
AB
D27 D28 NC V
DD
V
REF
VDD Q28A Q28B
12345678
3
ICSSSTUB32S868D
Advance Information
08/14/06
Ball Assignments
Note: NC denotes a no-connect (ball present but not connected to the die).
1:2 Register B (C=1)
A
D2 D1 C GND V
REF
GND Q1A Q1B
B
D4 D3 V
DD
V
DD
V
DD
V
DD
Q2A Q2B
C
D6 D5 GND GND GND GND Q3A Q3B
D
D8 D7 V
DD
V
DD
V
DD
V
DD
Q4A Q4B
E
D9 Q6A GND GND GND GND Q5A Q5B
F
D10 Q8A V
DD
V
DD
V
DD
V
DD
Q7A Q6B
G
D11 Q10A GND GND GND GND Q9AQ7B
H
D12 Q12A V
DD
V
DD
V
DD
V
DD
Q11A Q8B
J
D13
(DODT1)
Q13A
(QODT1A)
GND GND GND GND Q10B Q9B
K
D14
(DODT0)
Q14A
(QODT0A)
V
DD
V
DD
V
DD
V
DD
Q12B Q11B
L
CK CSGEN PAR_IN GND GND GND Q14B
(QODT0B)
Q13B
(QODT1B)
M
CK# RESET# QERR# V
DD
V
DD
V
DD
Q15B
(QCS0B#)
Q16B
(QCS1B#)
N
D15
(DCS0#)
(DCS1#)
Q15A
(QCS0#)
GND GND GND GND Q17B Q18B
P
D16 Q16A
(QCS1A#)
V
DD
V
DD
V
DD
V
DD
Q19B Q20B
R
D17 Q17A GND GND GND GND Q18A Q21B
(QCKE0B)
T
D18 Q19 V
DD
V
DD
V
DD
V
DD
Q20A Q22B
U
D19 Q21A
(QCKE0A)
GND GND GND GND Q22A Q23B
(QCKE1B)
V
D20 Q23A
(QCKE1A)
V
DD
V
DD
V
DD
V
DD
Q24A Q24B
W
D21
(DCKE0)
D22 GND GND GND GND Q25A Q25B
Y
D23
(DCKE1)
D24 V
DD
V
DD
V
DD
V
DD
Q26A Q26B
AA
D25 D26 GND GND GND GND Q27A Q27B
AB
D27 D28 NC V
DD
V
REF
VDD Q28A Q28B
12345678

SSTUB32S868DHLF

Mfr. #:
Manufacturer:
IDT
Description:
Buffers & Line Drivers 28-Bit Configurable Registered Buffer for DDR2
Lifecycle:
New from this manufacturer.
Delivery:
DHL FedEx Ups TNT EMS
Payment:
T/T Paypal Visa MoneyGram Western Union

Products related to this Datasheet