LPC2468 All information provided in this document is subject to legal disclaimers. © NXP B.V. 2013. All rights reserved.
Product data sheet Rev. 6.2 — 11 January 2013 6 of 85
NXP Semiconductors
LPC2468
Single-chip 16-bit/32-bit micro
17 P1[5]/ENET_TX_ER/
MCIPWR/PWM0[3]
---
Row B
1 P3[2]/D2 2 P3[10]/D10 3 P3[1]/D1 4 P3[0]/D0
5 P1[1]/ENET_TXD1 6 V
SSIO
7 P4[30]/CS0 8 P4[24]/OE
9 P4[25]/WE 10 P4[29]/BLS3/
MAT2[1]/RXD3
11 P1[6]/ENET_TX_CLK/
MCIDAT0/PWM0[4]
12 P0[4]/I2SRX_CLK/RD2/
CAP2[0]
13 V
DD(3V3)
14 P3[19]/D19/
PWM0[4]/DCD1
15 P4[14]/A14 16 P4[13]/A13
17 P2[0]/PWM1[1]/TXD1/
TRACECLK
---
Row C
1 P3[13]/D13 2 TDI 3 RTCK 4 P0[2]/TXD0
5 P3[9]/D9 6 P3[22]/D22/
PCAP0[0]/RI1
7 P1[8]/ENET_CRS_DV/
ENET_CRS
8 P1[10]/ENET_RXD1
9V
DD(3V3)
10 P3[21]/D21/
PWM0[6]/DTR1
11 P4[28]/BLS2/
MAT2[0]/TXD3
12 P0[5]/I2SRX_WS/TD2/
CAP2[1]
13 P0[7]/I2STX_CLK/SCK1
/MAT2[1]
14 P0[9]/I2STX_SDA/
MOSI1/MAT2[3]
15 P3[18]/D18/
PWM0[3]/CTS1
16 P4[12]/A12
17 V
DD(3V3)
---
Row D
1TRST
2 P3[28]/D28/
CAP1[1]/PWM1[5]
3 TDO 4 P3[12]/D12
5 P3[11]/D11 6 P0[3]/RXD0 7 V
DD(3V3)
8 P3[8]/D8
9 P1[2]/ENET_TXD2/
MCICLK/PWM0[1]
10 P1[16]/ENET_MDC 11 V
DD(DCDC)(3V3)
12 V
SSCORE
13 P0[6]/I2SRX_SDA/
SSEL1/MAT2[0]
14 P1[7]/ENET_COL/
MCIDAT1/PWM0[5]
15 P2[2]/PWM1[3]/
CTS1/PIPESTAT1
16 P1[13]/ENET_RX_DV
17 P2[4]/PWM1[5]/
DSR1/TRACESYNC
---
Row E
1 P0[26]/AD0[3]/
AOUT/RXD3
2TCK 3TMS 4P3[3]/D3
14 P2[1]/PWM1[2]/RXD1/
PIPESTAT0
15 V
SSIO
16 P2[3]/PWM1[4]/
DCD1/PIPESTAT2
17 P2[6]/PCAP1[0]/
RI1/TRACEPKT1
Row F
1 P0[25]/AD0[2]/
I2SRX_SDA/TXD3
2 P3[4]/D4 3 P3[29]/D29/
MAT1[0]/PWM1[6]
4 DBGEN
14 P4[11]/A11 15 P3[17]/D17/
PWM0[2]/RXD1
16 P2[5]/PWM1[6]/
DTR1/TRACEPKT0
17 P3[16]/D16/
PWM0[1]/TXD1
Row G
1 P3[5]/D5 2 P0[24]/AD0[1]/
I2SRX_WS/CAP3[1]
3V
DD(3V3)
4V
DDA
14 n.c. 15 P4[27]/BLS1 16 P2[7]/RD2/
RTS1/TRACEPKT2
17 P4[10]/A10
Table 3. Pin allocation table
…continued
Pin Symbol Pin Symbol Pin Symbol Pin Symbol
