1996 Jun 27 85
Philips Semiconductors Product specification
8-bit microcontroller with on-chip CAN P8xC592
21 AC CHARACTERISTICS
See notes 1 and 2; C
L
= 100 pF for Port 0, ALE and PSEN; C
L
= 80 pF for all other outputs unless otherwise specified.
Notes
1. For the AC Characteristics the following conditions are valid: P8xC592 FFA (FHA): V
DD
=5V±10%;
T
amb
= −40 to +85 °C (125 °C); f
CLK
= 1.2 to 16 MHz.
2. ; t
CLK
= 62.5 ns at f
CLK
= 16 MHz.
SYMBOL PARAMETER
f
CLK
= 16 MHz f
CLK
= 12 MHz
VARIABLE CLOCK
1.2 to 16 MHz
UNIT
MIN. MAX. MIN. MAX. MIN. MAX.
External Program Memory
t
LHLL
ALE pulse width 85 − 127 − 2t
CLK
− 40 − ns
t
AVLL
address valid to ALE LOW 23 − 43 − t
CLK
− 40 − ns
t
LLAX
address hold after ALE LOW 33 − 53 − t
CLK
− 30 − ns
t
LLIV
ALE LOW to valid instruction in − 150 − 233 − 4t
CLK
− 100 ns
t
LLPL
ALE LOW to PSEN LOW 33 − 53 − t
CLK
− 30 − ns
t
PLPH
PSEN pulse width 143 − 205 − 3t
CLK
− 45 − ns
t
PLIV
PSEN LOW to valid instruction in − 83 − 145 − 3t
CLK
− 105 ns
t
PXIX
input instruction hold after PSEN 0 − 0 − 0 − ns
t
PXIZ
input instruction float after PSEN − 38 − 59 − t
CLK
− 25 ns
t
AVIV
address to valid instruction in − 208 − 312 − 5t
CLK
− 105 ns
t
PLAZ
PSEN LOW to address float − 10 − 10 − 10 ns
External data memory
t
RLRH
RD pulse width 275 − 400 − 6t
CLK
− 100 − ns
t
WLWH
WR pulse width 275 − 400 − 6t
CLK
− 100 − ns
t
AVLL
address valid to ALE LOW 8 − 28 − t
CLK
− 55 − ns
t
LLAX
address hold after ALE LOW 33 − 53 − t
CLK
− 30 − ns
t
RLDV
RD LOW to valid data in − 148 − 252 − 5t
CLK
−165 ns
t
RHDX
data hold after RD 0 − 0 − 0 − ns
t
RHDZ
data float after RD − 55 − 97 − 2t
CLK
− 70 ns
t
LLDV
ALE LOW to valid data in − 350 − 517 − 8t
CLK
− 150 ns
t
AVDV
address to valid data in − 398 − 585 − 9t
CLK
− 165 ns
t
LLWL
ALE LOW to RD or WR LOW 138 238 200 300 3t
CLK
− 50 3t
CLK
+50 ns
t
AVWL
address valid to RD or WR LOW 120 − 203 − 4t
CLK
− 130 − ns
t
WHLH
RD or WR HIGH to ALE HIGH 23 103 43 123 t
CLK
− 40 t
CLK
+40 ns
t
QVWX
data valid to WR transition 13 − 33 − t
CLK
− 50 − ns
t
QVWH
data valid time WR HIGH 288 − 433 − 7t
CLK
− 150 − ns
t
WHQX
data hold after WR 13 − 33 − t
CLK
− 50 − ns
t
RLAZ
RD LOW to address float − 0 − 0 − 0ns
t
CLK
1
f
CLK
-----------
one oscillator clock period==
