ADC1610S_SER 4 © IDT 2012. All rights reserved.
Product data sheet Rev. 04 — 2 July 2012 38 of 38
Integrated Device Technology
ADC1610S series
Single 16-bit ADC; CMOS or LVDS DDR digital output
15. Contents
1 General description . . . . . . . . . . . . . . . . . . . . . . 1
2 Features and benefits . . . . . . . . . . . . . . . . . . . . 1
3 Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
4 Ordering information. . . . . . . . . . . . . . . . . . . . . 2
5 Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 2
6 Pinning information. . . . . . . . . . . . . . . . . . . . . . 3
6.1 Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
6.2 Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 3
7 Limiting values. . . . . . . . . . . . . . . . . . . . . . . . . . 5
8 Thermal characteristics . . . . . . . . . . . . . . . . . . 5
9 Static characteristics. . . . . . . . . . . . . . . . . . . . . 6
10 Dynamic characteristics . . . . . . . . . . . . . . . . . . 9
10.1 Dynamic characteristics . . . . . . . . . . . . . . . . . . 9
10.2 Clock and digital output timing . . . . . . . . . . . . 10
10.3 SPI timings . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
10.4 Typical characteristics . . . . . . . . . . . . . . . . . . 13
11 Application information. . . . . . . . . . . . . . . . . . 16
11.1 Device control. . . . . . . . . . . . . . . . . . . . . . . . . 16
11.1.1 SPI and Pin control modes . . . . . . . . . . . . . . . 16
11.1.2 Operating mode selection. . . . . . . . . . . . . . . . 16
11.1.3 Selecting the output data standard . . . . . . . . . 16
11.1.4 Selecting the output data format. . . . . . . . . . . 17
11.2 Analog inputs . . . . . . . . . . . . . . . . . . . . . . . . . 17
11.2.1 Input stage . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
11.2.2 Anti-kickback circuitry . . . . . . . . . . . . . . . . . . . 18
11.2.3 Transformer . . . . . . . . . . . . . . . . . . . . . . . . . . 18
11.3 System reference and power management . . 19
11.3.1 Internal/external references . . . . . . . . . . . . . . 19
11.3.2 Programmable full-scale . . . . . . . . . . . . . . . . 21
11.3.3 Common-mode output voltage (V
O(cm)
) . . . . . 22
11.3.4 Biasing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
11.4 Clock input . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
11.4.1 Drive modes . . . . . . . . . . . . . . . . . . . . . . . . . 22
11.4.2 Equivalent input circuit . . . . . . . . . . . . . . . . . . 23
11.4.3 Duty cycle stabilizer . . . . . . . . . . . . . . . . . . . . 24
11.4.4 Clock input divider . . . . . . . . . . . . . . . . . . . . . 24
11.5 Digital outputs . . . . . . . . . . . . . . . . . . . . . . . . 24
11.5.1 Digital output buffers: CMOS mode . . . . . . . . 24
11.5.2 Digital output buffers: LVDS DDR mode . . . . 25
11.5.3 DAta Valid (DAV) output clock . . . . . . . . . . . . 26
11.5.4 Out-of-Range (OTR) . . . . . . . . . . . . . . . . . . . 26
11.5.5 Digital offset . . . . . . . . . . . . . . . . . . . . . . . . . . 26
11.5.6 Test patterns . . . . . . . . . . . . . . . . . . . . . . . . . 26
11.5.7 Output codes versus input voltage. . . . . . . . . 27
11.6 Serial peripheral interface . . . . . . . . . . . . . . . 27
11.6.1 Register description . . . . . . . . . . . . . . . . . . . . 27
11.6.2 Default modes at start-up. . . . . . . . . . . . . . . . 28
11.6.3 Register allocation map . . . . . . . . . . . . . . . . . 30
12 Package outline. . . . . . . . . . . . . . . . . . . . . . . . 36
13 Revision history . . . . . . . . . . . . . . . . . . . . . . . 37
14 Contact information . . . . . . . . . . . . . . . . . . . . 37
15 Contents. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
